Передача информации по каналу с решающей обратной связью

2.4 Модульная структура решателя декодера и его работа

Решатель декодера должен выполнять следующие функции: он должен после принятия сообщения декодером определить, есть ли ошибки в сообщении, если их нет, то отправить сигнал продолжения (F_NXT), в противном случае попытаться исправить ошибку и если ошибка не будет исправлена, то «отправить» сигнал повтора, вернее не отправить сигна

л продолжения.

Структурная схема решателя декодера приведена на рисунке 2.4.

Определение ошибки заключается в нахождении остатка от деления R(X). Если остаток равен 0, в случае данной работы (00000), то сообщение было принято без ошибок, и посылается сигнал продолжения (F_NXT).

Если остаток будет иметь вес равный 1, то есть это следующие комбинации: 10000, 01000, 00100, 00010, 00001, тогда ошибка исправима, а значит не потребуется повтора передачи. После исправления ошибки будет послан сигнал продолжения.

Рис. 2.4. Сруктурная схема решателя декодера.

Если вес остатка будет больше 1, то исправление ошибки невозможно и решатель отправляет сигнал повтора (сигнал F_NXT = 0).

Входы R1…R5 подключаются к регистру делителя, а выходы (NXT, ERCOR) на блок коррекции ошибок.

2.5 Выбор микросхем для реализации кодера, декодера и решателей

Согласно технического задания кодер, декодер и решатели выполняются на ПЛИС (программируемые логические интегральные схемы). ПЛИС являются наиболее перспективными элементами, так как они вполне могут заменить десятки и сотни микросхем старых типов. Они может немного и уступают им по скорости, но в современных микросхемах этот недостаток практически устранен. Однако ПЛИС обладают огромным преимуществом перед обычными логическими схемами, что отражено в их названии «программируемые». Это означает, что теперь, легко производить модернизацию схем, так как при незначительной переработке какого-либо устройства, достаточно с помощью специального оборудования (программаторов) перезаписать ПЛИС. А при сборке на обычных элементах, может потребоваться полная переработка схемы, вплоть до изменения печатной платы и т.п., что значительно повысит расходы на перепроектирование схемы. Или легко будет в кодере/декодере использовать более сложные или наоборот более простые алгоритмы кодирования, в зависимости от помех, возникающих в линии связи.

Поэтому использование ПЛИС очень удобно в подобных системах передачи данных.

Ещё одним плюсом ПЛИС является компактность устройств, а также меньшее количество соединений на плате, что в свою очередь повышает надёжность устройства.

Важным достоинством ПЛИС является также создание собственных логических элементов на языках AHDL, VHDL и на уровне временных диаграмм. Например, решатель декодера был реализован именно на языке VHDL, текст программы которого приведен в приложении.

В данной работе были выбраны ПЛИС фирмы Altera. Кодер, декодер и решатели были смоделированы на ЭВМ с помощью специальной программы MAX+plus II фирмы Altera. Использование программы моделирования MAX+plus II позволило очень быстро спроектировать рабочие варианты кодера, декодера и решателей, а также смоделировать их работу.

Были выбраны следующие микросхемы: серии MAX 7000: EPM7032LC44-6 – на них реализован кодер и решатель, и серии MAX 9000: EPM9320LC84-15 – на ней реализован декодер и решатель. Для декодера была выбрана более «емкая» микросхема, так как, схема декодера гораздо сложнее схемы кодера, это также позволит в будущем реализовывать на ней и более сложные декодирующие устройства, например для кода с кодовым расстоянием более 5 (коды БЧХ), которые широко применяются в настоящее время, а кодер реализуется намного проще, что позволило применить менее «емкую» микросхему.

Выбор моделей микросхем.

Для реализации кодера, декодера и решателей нам понадобятся следующие элементы: ИЛИ (2, 3, 4, 6, 8, 12 входовые), И (2, 6 входовые), НЕ, 4-х разрядный счетчик типа 7493, двоично-десятичный дешифратор, D, RS и T – триггеры, 2-х входовое исключающее ИЛИ (XOR), решатель декодера, мультиплексор на 2 канала.

Опишем кратко каждый элемент.

1. ИЛИ. Выход равен 0, только когда все входы нулевые.

X1X2Y

000

011

101

111

2. И. Выход равен единице, только когда все входы равны 1.

X1X2Y

000

010

100

111

3. НЕ. Отрицание

X1Y

01

10

4. Счетчик.

Представляет собой двоичный четырехразрядный счетчик. Выход QA должен быть соединен со входом CLKB. CLKA подключается к генератору тактовых импульсов (ГТИ).

Счет Выходы

QAQBQCQD

00000

10001

20010

30011

40100

50101

60110

70111

81000

91001

101010

111011

121100

131101

141110

151111

Если RO1 и RO2 одновременно равны 1, то происходит сброс счетчика в 0, при любых других комбинациях RO1 и RO2 счетчик будет считать.

5. Двоично-десятичный дешифратор 4 входа – 16 выходов.

Входы A, B, C, D, выходы Q0-Q15. Преобразует двоичный код в десятичный.

Входы Выходы

D C B A Q15 Q14 Q13 Q12 Q11 Q10 Q9 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0

0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0

0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0

1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0

1 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0

1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0

1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

6. Триггеры.

RS-типа.

Работа триггера. При CLRN = 0 происходит установка триггера в 0, независимо от входа CLK, то есть Q = 0 (очистка).

Входы | Выход

CLRN CLK S R | Q

1 0 x x | хранит

1 0→1 0 0 | хранит

1 0→1 1 0 | 1

1 0→1 0 1 | 0

1 0→1 1 1 | запрещено

D-типа.

Работа триггера. При CLRN = 0 происходит установка триггера в 0, независимо от входа CLK, то есть Q = 0 (очистка).

Входы | Выход

CLRN CLK D | Q

1 0 x | хранит

1 1 x | хранит

1 0→1 1 | 1

1 0→1 0 | 0

6. Элемент исключающее ИЛИ (2х входовое).

 Скачать реферат