Проектирование вычислительного устройства

Рис.8

Наиболее высокое быстродействие достигается в матричных умножителях, в которых все частичные произведения образуются одновременно на разных блоках конъюнкторов, совмещены

во времени, но разделены в пространстве, произведение сразу же образуется с помощью набора из (n-1) сумматоров (n – разрядность чисел), причем сдвиг в разрядной сетке частичных произведений выполняется монтажным способом. Составим блок-схему алгоритма работы УА.

Схема работы вычислительного устройства (рисунок 9)

Рис.9

Данные А, В и С будут определяться с помощью блока переключателей, реализуемого следующей схемой (рисунок 10):

Рис.10

Анализ А и В происходит в Блоке сравнения (COMPARE) (рисунок 11):

Рис.11

В соответствии с сигналом компаратора BS (рисунок 12) подается сигнал на блоки Check_F (рисунок 13)

Рис.12

Рис.13

В результате Max подается в Блок умножения (MUL) (рисунок 14), а Min в Блок сложения (ADD) (рисунок 15)

Блок сложения (ADD):

Рис.15

Блок умножения (MUL):

Рис.14

Вывод

Достоинства данного метода очевидны, так как при его реализации выполняется критерий минимума аппаратных затрат и максимум быстродействия по сравнению с методом, в котором умножение двух чисел заменятся сложением.

Страница:  1  2  3  4  5 


Другие рефераты на тему «Коммуникации, связь и радиоэлектроника»:

Поиск рефератов

Последние рефераты раздела

Copyright © 2010-2024 - www.refsru.com - рефераты, курсовые и дипломные работы